DDR5はRowhammerに本当に強いのか──ETH Zurichの故障注入基盤「REFault」が出した答え
ETH ZurichのComputer Security Group(COMSEC)が発表した「REFault」は、市販のDDR5メモリからRefreshコマンドだけをその場で無効化できる低コストの故障注入プラットフォーム。これを使って2種類のDDR5デバイスを実測したところ、最小ハンマー回数(HC_min)は16,000回程度とDDR4世代から改善していなかった。1st Microarchitecture Security Conference(uASC'25)のBest Paper Awardを受賞している。

目次
DDR5メモリは、前世代のDDR4に比べてRowhammer攻撃に強くなったとされている。リフレッシュ間隔が32ミリ秒とDDR4の倍になり、オンダイでのエラー訂正符号(ECC)も標準搭載された。だが「本当に強くなったのか」を確かめるには、DRAMのリフレッシュ動作そのものを外部から止めて、素の耐性を測る必要がある。ETH ZurichのComputer Security Group(COMSEC)が2025年に公開した「REFault」は、この計測を市販の汎用PCの上で可能にする低コストの故障注入プラットフォームだ。1st Microarchitecture Security Conference(uASC'25)でBest Paper Awardを受賞している。
3行まとめ
- REFaultは、DDR5のコマンドバスに割り込んでRefreshコマンドだけを無効化できるインターポーザ型の故障注入基盤。市販のDDR5 UDIMMスロットに挟んで使う。
- これを使って主要メーカー2社のDDR5デバイスを実測したところ、最小ハンマー回数(HC_min)はいずれも16,000活性化程度で、DDR4世代から改善していなかった。
- 論文は「DDR5のRowhammer耐性向上は、DRAMの物理的な素子そのものではなく、緩和策(ミティゲーション)に依存している」と結論づけている。ハードウェア設計と稼働ソフトウェアはGitHubで公開済み。
なぜ「リフレッシュを止める」実験が必要なのか
Rowhammerは、DRAMのある行(row)を高頻度で読み書きすると、隣接する行の電荷が漏れてビット反転が起きる現象だ。2012年にDDR3で最初に報告されて以来、DRAMメーカーはTarget Row Refresh(TRR)などの緩和策を実装してきたが、いずれも研究チームによって突破されてきた経緯がある(後述のBlacksmithやZenHammerがその代表例)。
DRAMのセルは、時間が経つと自然に電荷が漏れて情報を失うため、定期的なリフレッシュが必須になる。このリフレッシュ動作自体が、TRRのようなRowhammer緩和策の実行タイミングにもなっている。したがって「素のDRAMセルがどれだけRowhammerに弱いか」を測るには、リフレッシュを人為的に止める必要がある。DDR4ではこれをコマンドバス上でパリティ不整合を起こして実現する手法がすでに確立していたが、論文によればDDR5はクロック周波数が上がり、かつパリティ信号自体が仕様から無くなっているため、同じ手法が通用しない。REFaultはこのDDR5特有の壁を越えるために設計された。
仕組み:$144のインターポーザとTeensyマイコン
REFaultは大きく2つの部品からなる。1つは、DDR5 UDIMMスロットとメモリモジュールの間に挟むインターポーザ基板。もう1つは、そのインターポーザ上のスイッチを制御する外付けの「故障注入コントローラ」だ。
論文が公開しているコスト表によると、インターポーザ側の部材費はPCB(ステンシル込み)が20ドル、スイッチ類が30ドル、配線・消耗品が5ドルの計55ドル。故障注入コントローラ側はPCBが4ドル、コネクタ類が40ドル、頭脳部分にあたるTeensy 4.1マイコン(ARM Cortex M7・600MHz)が40ドル、消耗品が5ドルの計89ドル。合計すると1セットあたり約144ドルで、DDR5のRowhammer研究プラットフォームを自作できる計算になる(この価格は10台まとめて発注した場合の割引価格で、設計を確定するまでに作った試作基板の費用や、実験用のPCなど周辺機材のコストは含まれていない、と論文は注記している)。
制御ソフトウェアの構成もシンプルだ。実験用マシン上でRowhammerのワークロードを動かすホストソフトウェアがUSB経由でインジェクションコントローラに指示を送り、コントローラがGPIOピンでインターポーザ上のスイッチを駆動してRefreshコマンドを無効化する。実験機自体はLinuxやWindowsのような一般的なOSではノイズが大きすぎるため、UEFIから直接ブートする改造版Memtest86+を使っている。
実測に使われたDIMMの正体と、テスト環境の具体的な数字
論文のTable 4を確認すると、実測に使われた2枚のDIMMの型番まで公開されている。
| DRAMベンダー | DIMM型番 | 製造時期 | 容量 | 周波数 | I/O幅 | ランク数 | バンクグループ | バンク/BG |
|---|---|---|---|---|---|---|---|---|
| Micron | CT16G48C40U5.M8A1 | 2022年2週 | 16GB | 4800MHz | x8 | 1 | 8 | 4 |
| Samsung | CMK32GX5M2B5200Z40 | 2022年38週 | 16GB | 4800MHz | x8 | 1 | 8 | 4 |
実験機はAMD Zen 4(Ryzen 7 7700X)、フォルト持続時間は10ミリ秒に設定されている。1枚のDIMMの128行分のデータ収集には約54時間を要したという。ハンマリングが機械のクラッシュなしに成功した割合(成功率)は33〜41%で、決して高い歩留まりではないことも論文は明記している。
実測結果:DDR5もDDR4と同じ「16,000回」
REFaultを使った実測では、主要メーカー2社のDDR5デバイスについて128行を対象にテストを行い、最小ハンマー回数(HC_min、最初のビット反転が起きるまでに必要な活性化回数)と平均ハンマー回数(HC_avg)を測定した。結果は次の通り。
| DRAMベンダー | HC_min | HC_avg |
|---|---|---|
| Samsung | 16,000 | 22,000 |
| Micron | 16,000 | 21,000 |
両ベンダーともHC_minは16,000活性化と同一で、これはDDR4世代の既知の値と同水準だった。なお、内部行リマッピング機構を持たない「3社目の主要メーカー」のデバイスについては、論文はこの記事の範囲で社名を明かしておらず、片側ハンマリング(single-sided)ではテストした上限の90,000活性化までビット反転が確認できなかったとも書かれている。論文自身、これが「セットアップの誤りによるものか、単純に片側ハンマリングでの真のハンマー回数がDDR5のオンダイECCによってテスト上限より高いだけなのか、判別できない」と留保している。
論文の結論は明確だ。「DDR5における耐性向上は、DRAM基板そのものの改善ではなく、緩和策に由来している」。言い換えれば、DDR5のセル自体はDDR4と同じくらいRowhammerに弱いままで、表面的な耐性はTRRのような対策層が担っているにすぎない、という指摘になる。この結論は、対策層さえ突破されれば、DDR5でもDDR4と同程度に攻撃が成立しうることを意味する。
論文はSection 7.4で、フォルト注入システムの信頼性にもマシン種別による顕著な差があったことを明かしている。Intel Alder/Raptor Lakeに比べ、AMD Zen 4かつ外付けGPU構成の方が安定した結果を得られたという。またフォルトを長時間(数十ミリ秒単位)持続させるとクラッシュ確率が跳ね上がり、特にIntelマシンで顕著だった、という制約も記録されている。この長時間フォルトが必要な「リテンション不良の調査」のような実験は、現状のプラットフォームでは行えない、と著者ら自身が限界として書いている。
AI基盤との接点
DDR5は、AI学習・推論サーバーのホストメモリとしても採用が進んでいる規格だ。当サイトでは、DRAM価格が2026年に急騰しているという分析や、GPU側のメモリを狙う「GPUThor」というRowhammer攻撃、AIモデルの内部構造を狙う「Groundhog Bit-Flip Attack」を扱ってきた。REFaultはGPU向けの攻撃ではなくホストDRAM側の基礎研究だが、「メモリの物理的な脆弱性はDDR5になっても変わらず、対策層に頼っている」という前提は、AI基盤の設計を考えるうえでも無視できない材料になる。
論文のどこまでを読んだか
この記事はCOMSEC公式ブログの告知記事と、論文PDF全19ページ(Abstract・Introduction・DRAMの仕組み・DDR5特有の課題・インターポーザ設計・システム構成・評価・Discussion・Conclusionまで)を通読して書いている。ただし、GitHub上に公開されているハードウェア設計ファイル(KiCADのスキーマティック・PCBレイアウト・ガーバーファイル)や、Memtest86+の改造版・制御サーバーのスクリプトといった実際のコード・回路図の中身までは、READMEでリポジトリ構成を確認した以上には踏み込んでいない。実際にこの設計を再現して自分で基板を発注し組み立てる検証はもちろん行っていない。ブログの投稿日は「March 2, 2025」「May 14, 2025」の2つの日付が併記されており(後者が更新日と見られる)、どちらが賞の発表日にあたるのか、あるいは論文の最終稿確定日なのかは公式ブログの表記だけでは判別できなかった。データ破損の根本原因についても、論文の著者ら自身が「未解明で今後の課題」と明記しており、この記事もそれ以上の推測は行わない。
自分の環境で確かめたこと
この記事のために5.2MBの論文PDFをローカルに保存して読んだが、査読を通った学術論文のコスト表や評価用テーブルが、そのままブログ記事側にも転載されているのがCOMSECのブログの特徴だった。論文とブログの両方を突き合わせると、ブログ側は結論の要約に留め、部材費や実験装置の詳細は論文側にしか載っていないという役割分担になっている。今回のように「価格まで含めて実物を追試したいDRAM研究」を記事にする場合、ブログの見出しだけを追うと数字が拾えないため、論文PDF側まで開く必要があった。
関連記事
出典・参照資料
- 一次資料Best paper award for REFault(COMSEC公式ブログ) ↗
- 一次資料REFault: A Fault Injection Platform for Rowhammer Research on DDR5 Memory(論文PDF、Gloor/Jattke/Razavi、ETH Zurich) ↗
- 二次資料GitHub: comsec-group/refault README(公開ハードウェア・ソフトウェア一式の入口) ↗
- 二次資料GitHub: refault-artifacts/fault-injection-interposer README(インターポーザ基板の設計データ) ↗
AIニュースの解説を動画でも
YouTubeでは注目ニュースの背景を解説し、Xでは新着記事をお知らせしています。
コメント
まだコメントはありません。最初のコメントを書いてみませんか?
AIについて聞きたいことはありますか?
質問箱で無料で受け付けています。回答は公開され、他の方の参考にもなります。
質問箱を見る →新しい記事をメールで受け取る
AIの新しい発表を、出典付きで整理して届けます。